Kdyz vyrabim procesor tak jde v prvni rade o jeho slozitost a az potom o nejakou cistotu ci skalovatelnost.

Je to krasne videt na multicore procesorech od AMD. Ze interconnect mezi jadry je jakysi ad-hoc prepinac a ne HT je spusobeno tim, ze kdyz je tech jader malo, neni duvod proc by kazde melo mit svoji logiku HT prepinace (coz neni zrovna trivialni zalezitost), kdyz se bez vetsiho dopadu na vykon da sdilet mezi nimi, kdyz jich bude mnoho, je predstavitelne, ze i mezi jadry na jednom cipu bude neco na styl HT a kazde bude mit svuj prepinac, tak jako tenhle procesor.

Skalovatelnost je uvnitr cipu jednoduse nesmysl protoze je tezko predstavitelne, ze tam nekdo prida neco, s cim puvodni navrh nepocital.